## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-072667

(43)Date of publication of application: 12.03.1990

(51)Int.Cl.

H01L 29/44 H01L 21/331 H01L 29/06 H01L 29/73

(21)Application number : 63-223502

08.09.1988

(71)Applicant: TOSHIBA CORP

(72)Inventor: YASUDA SEIJI

**FURUGUCHI SHIGEO** 


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

(22)Date of filing:

PURPOSE: To reduce the area of an element and to obtain breakdown strength close to ideal breakdown strength by forming an electrode to the insides of grooves for trench isolation.

CONSTITUTION: An element isolating groove part 5 having the depth reaching a substrates 1 is formed around an embedded layer 4. A groove part 7 which isolates the embedded layer 4 and a collector electrode lead—out region is formed. An insulating layer 8 is formed on the main surface of a semiconductor element other than a contact region between the groove parts 5 and 7 and the P+ type embedded layer 4. A base electrode 9 is formed in the contact region as follows: the electrode extends to the groove parts 5 and 7 surrounding the embedded layer 4; the electrode crosses the junction part between the P+ type embedded layer 4 and an N-type epitaxial layer 3; and the groove parts 5 and 7 are filled with the electrode. Therefore, a depletion layer is uniformly expanded even when a reverse voltage is



applied to the electrode 9, and the concentration of electric charge can be blocked. In this way, the area of the element can be reduced, and breakdown strength close to ideal breakdown strength can be obtained.

## ® 公 開 特 許 公 報 (A) 平2-72667

⑤Int. Cl. ⁵ H 01 L

識別配号

庁内整理番号

43公開 平成2年(1990)3月12日

29/44 21/331 29/73

С 7638-5F

8526-5F

8526-5F

H 01 L 29/72

審查請求 有 請求項の数 1 (全9頁)

69発明の名称 半導体装置

古

②特 願 昭63-223502

@出 願 昭63(1988) 9月8日

@発 明 署 安 田 Ha 冶 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

神奈川県川崎市幸区小向東芝町1 株式会社東芝多陸川工

神奈川県川崎市幸区堀川町72番地

毋 場内 包出 M 人 株式会社東芝

栄

74代 理 人 弁理士 則近 悉 佑 外1名

["]

11)3

発明の名称

ØšE

明 書

半球体技術

2. 特許加求の範囲

半導体拡張と、上記半導体基板の一部化形 成されたPN嵌合と、上配PN接合の鮑りを取 り囲むよう形成された渦部と、上記半導体影板 及び上記術館に形成された筋縁腕と、上紀PN 接合形成領域の上記券板と反対溥値規関域に直 気信号を入出力する単原とを有する半導体接出 において、上記電極が上記絶縁膜を介し、上記 PN接合を機切り、上記循系の内部まで選する よう形成されていることを特数とする半部体型 177

3. 発明の評細な説明

(死明の目的)

(産梨上の利用分野)

本発明は半四体技能に係り、粉にパイポーラ トランジスクの耐圧を向上させる為の粗機構造の 改良に関する。

(従来の技術)

バイポーラトランジスタを用いる場合、ベー ス・コレクタ接合に魁健圧を印加して用いる場合 と逆ば圧を印加して用いる場合がある。NPN型 のトランジスタのペース。コレクタ接合に逆無圧 を印加する場合について簡単のためにPN格合が イオードを用いて説明する。第8図(3)はアレーナ 形接合により形成されたPN接合ダイオードであ り、コレクタとしてのN型の茶板(12の表面にペー スとしての1<sup>th</sup>別の拡散的131が形成されている。そ してその主面には絶称限りが形成されていて、上 記拡股層03の流上にコンタクトホールが開孔され、 上記 P<sup>+</sup>型の拡散層(3)の直上にベース准律的が形成 されている。そして上記其板四個の表面にはコレ クタ性棒UDが形成されている。このようなPN接 合ダイオードの上記ペース組織COにマイナスを、 上記コレクタは極切にはプラスの世圧を印風する と上記拡散層03と上記其板03との間に破線で示す ような空芝層が形成される。その際、上記法板02 側の空芝脂の形状はPN接合の接合部分の形状と

(1)

--431---

(2)

全く同一にならない。上紀空芝居は上記ペース推 Bullon直下の接合形状が平坦な部分では平坦になる が、納飯的川近傍の鈴曲した部分では空之間の幅 が狭くなる。そのために、上記PN接台ダイオー ドに延波電圧を印加した場合十分な耐圧が得られ ない。そこで従来はこれを改良して、第8日(1)に 示すようにペース電極側を始初贈を介して上記店 板似上部にまで紙ばしたフィールドプレート構造 を用いていた。このように褥成されたものにおい ては、上記族板間の上部にまで上記ペース電極側 が低びているために、この配分がMOS型トラン ジスメのような構造になり、上記ペース程を別に マイナスの経圧を印加した場合、空乏質は破線で 示すように上記ベースな核川の端部まで形成され る。その結果、上記PN接合の済曲した部分の空なら 乏影の髑は狭くはない。従来は上述したようなっ ィールドプレート特徴を出いることにより、商逆 軍圧を印加しても巡芝版の幅が狭くならないよう **にしていた。** 

( 宛明が解決しょうとする課題 )

13)

とを目的とする。

(発明の構成)

(課題を解決するための手段)

本発明の半導体装置は、半渉体を扱の一部に 形成されたPN接合の適りを取り関むように講部 が形成され、上記集板製術及び上記講部に絶縁膜 が形成され、上記PN接合形成領域の上記跡板と 反対導電型領域に電気信号を入出力する電極が形 成され、上記価極が上記絶縁膜を介し、上記PN 接合を横切り、上記講部内部まで達するよう形成 されている。

(作用)

上述したように構成されたものにおいては、 半薄解基板に形成されたPN接合の形成競技に電 部形成され、上記PN接合を横切り、上記PN 接合の翅りを取り囲む機能内部まで選するように 形成されているため、上記版像に逆選託を印加す る場合においても空乏器が一様に広がり重荷集中 を抑止することができる。

(寒憩例)

そこで本発明は、トレンチアイソレーション技術を利用することにより従来のフィールドブレート物選に比較して、紫子筋積を紹小でき、しかも半減体装子の不純物源度により計算される原規削圧に近い剤圧が得られる半線体装置を提供するこ

14

以下、図前を参照して本発明の実施例を説明 する。第1図回及び凹は本発明に係る半海体教育 の一束施例を示す。同図において簡単のためにP N接合グイオードを用いる。ます、P型の半導体 基板(1)に高速度のN<sup>+</sup>型の拡散層(2)が形成され、さ らにその主面にコレクタとして上記拡散例(2)より も低適度のN型のエピタキシャル四(3)が形成され ていて、更にその姿面の一部にベースとして上紀 基板(1)よりも高級度のP<sup>+</sup>型の塊め込み粉(4)が形成 されている。そして、上紀則込み的例の適りに上 記棋板(1)にまで達する深さの選子分離用の消部(5) が形成され、更にこれを上記拠込み間切とコレク 夕紅楼取出し留城とに分額する間間(7)が形成され ている。また、上記商部(5)及び(7)と上記 P<sup>+</sup> 般の独 込み間(4)とのコンタクト領域以外の半導体電子主 而には結解的(8)が形成され、上記コンタクト鉛域 には、上記程込みが例の題りを取り囲む尚部(5)及 びのKまで延び、上記PH型組込みが同一N型エピ タキシャル版(3)の投合認を傾切り、上記前部(5)、 (7)を 組めて しまうよう にペース 化 板(9)が 形成され

(6)

(5)

-432-

ている。

このように構成された半海体装御の製造方法の一具体例を第2図(a) 乃至(f) に示す。この例では第2図(a) 乃至(f) に示す。この例では第2図(a) に示すように、先す P 規のシリコン括板(f) 全面に誘度 1 × 1 0° crip 程度のリンを拡散し、N+型の拡散 図(2) を形成した後、その主側にエピタキシャル成長により約25μmの厚さで、海鹿3×10° crip のリンがドープされた N 型のエピタキシャル M (3) を形成する。

次に対2図(b)に示すように、安子分離用の簡部(5)を高速RIB設能により上記葉板(1)に選する程度(30μm以上)の深さに形成する。その後、ベース電極取出し領域とコレクタ電極取出し領域とを分解する為の簡照(7)で上記N<sup>+</sup>型の拡散 暦(2)まで達しない程度(20μm)の深さに形成する。

次に渡2図(c) に示すように、 族正 C V D 数徴により、上船補部15)、 (7) が完全に興まり上記エピタキシャル股(3)上に一様に推視する程度の S i O 2 膜(9)を形成する。

次に第2図(d)に示すように、上記8iO, 膜(9)を

(7)

製エピタキシャル層(3)の接合部を機切り上配 P型 期込み層(4)の廻りを取り囲む満部(5)及び(7)の内部 まで形成されているため、上配ベース ID 機(9)に 逆 配住を印加した場合、上記 P N 接合部 に形成され る空芝層は第1 図(4)に破綻で示すように、上記簡 部(5)、(7)内器の上配ベース IE 様(9)の底部まで一様 に形成される。そのため、 従来に比して電荷集中 を大線に被らすことができる。

次に、本発明の単級は結断と従来のフィールド プレート最近で有する半海体数例とから得られる 新任とを比較して説明する。

ます、 数 1 函 (a) 化 示す 本 発 明 の 実 鑑 例 の 半 海 体 教 簡 及 び 、 数 8 図 (a) 及 び (b) 化 示 す 従来 の 半 海 体 教 間 化 お い て 、 N 敷 の エ ピ タ キ シ ャ ル 筋 (3) の 最 面 の 一 部 分 に P + 数 の 類 込 み 緒 (4) か 形 成 さ れ て い る 場 合 の 数 合 部 の 顕 赴 庇 止 B V は 次 式 で 与 え ら れ る。

$$B V = \frac{K s \cdot \lambda_o \cdot E crit^2}{2 q C B}$$

K 5 は年的格材料の比別でやでシリコンの場合 1 2.0、どのは真然中の動能率で 8.9×10 [F/m] エッチバックして上記エピタキシャル版(3) 表面及び上記講所(5)、(7)の深さ15μm程度までの上記SiO. 顔(9)を除去する。

次に飾2図(c)に示すように、熱酸化を行ない約 5 mmの摩さの給酸筋(8)を形成する。

次に第2図(f)に示すように、上記機機例(B)のベース形成予定領域阻上に位置する部分を除失し、等方性のエッチングを行ないエミッタ形成予定領域にコンタクトホールを形成する。そしてその後、1×10mの限さのであり、インされた多組品シリコンを上記コンタクトホールに維持して移動5μmの限さので対の環込形(4)を形成する。更に、上記絶縁的(B)の全面に約5μmの内部もアルミで、高裕を行ない上記譜部(B)、(7)の内部もアルミで期め、上記数子分解用の補納(B)の外側及び上記べースに接取出し領域上に形成されたアルミを除去して、ベース他補(B)及びコレクタ電称(6)を形成する。

このように製造された半導体装置においては、上記ペース直線(9)が上記 門類県込み版(4) - 上記 N

(8)

Bcritは配界世界強度である。また、のけ世子の電荷で1.6×10<sup>10</sup> (C)、CBは薔薇側の不純物源度である。ここで、上記N型のエピタキシャル層(3)の不純物源度CBを3×10<sup>4</sup> (cm<sup>2</sup>)、EP 世界強度 Ecrit を2.7×10<sup>6</sup> (V/cm)として知想別任BVrdial を計算してみると、

B V r d i a ℓ = 8 0 6 ( V )

次に、従来及び本範明の半海外設置を用いると どの程度の耐圧が得られるか求めてみると、

まず、然 8 図(a) に示すような 就 使形 状を 有する 従来の P N P 数のバイポーラトランジスタを用いた場合、上記 P + 製 選 込み所(4) の深さを 5 パ m とすれば、せいせい 1 5 0 ( V ) 砂 B の耐圧 しか 符られない。また、 第 8 図(b) に示すフィールドブレート 構済を有するバイポーラトランジスタを用いてベース 電極 図 に 5 0 0 ( V ) を 印 加 した 場合、上記 基 板 12 変 耐 で の上記 P + 製 埋 込み 形 13 と の 概合 部分から上記ベース 14 核 11 の 激 部 までの 形 朝 ( F . P . Length) とその 時 の 放大 市 非 演取 と の 関係

00

(9)

-433---

を実験により求めてみると、第3図に示すような関係が得られる。この関において〇日は上記絶縁階(8)の厚さが1μmで上記N型基板(2)の設面部分と上記P<sup>+</sup>型埋込み層(3)との接合部分近傍における特性でか印は上記基板(2)の上記ペース電板(1)強部の直下に位置する部分における特性である。同様に△印及び▲印は厚さ5μmの場合の特性である。

この図によると、接合部分近份の特性は下。P.
Length が長くなるに従って近界強度が弱くなり 窓所集中が緩和され、下。P. Lengthが40 μm以上になれば近界強度はこれ以上弱くならなくなる。一方上配ベース直極側端部の直下の 配界強度は、上記ド。P. Length が長くなるにつれて強くなっていき、長さが 40 μm程度でほぼ 飽和している。この図からわかるように接合部分近份と上記ベース電機側路路阻下の電界強度は、下.P. Length に対して相反する関係をもっており、両者の電界強度が上記臨界電界設度を同時に満足できる条件は存在しない。したがってフィールド

80

= 2 μm の場合の特性である。この図によると、上記簿部(7) 倒歇面付近の世界強度は l m の長さにほとんど依存しないが、上記 P + 製型込み解(4) と上記 N 型エピタキシャル Ø (3) との接合部分近傍の電界強度は l m の長さが短い程弱くなっていて、l m が 1 0 ~ 1 2 μm 程度の時に両者の世界強度がほぼ倒じになる。

ブレート構造をもってしても 5 0 0 ( V )を印加すれば電界集中が起こり要子が破壊されてしまい 理想耐圧に軽強い耐圧しか実現できない。

一方、本発明の半導体装置の構造を用いれば、 鮮 4 図に示すように P 型埋込み 層(4) の欲さを X y、 絶縁膜(8)の厚さを tox、上記 P<sup>1</sup>型 拠 込 層(4) 側の上 記絶縁膜(8)の一端から上記端部(7)に形成されてい る上記絶線膜(8)の内壁面虫での距離をℓョ、上記 横部(7)に形成されている上記絶縁膜(8)の調画方向 の厚さをWL、上記語縁膜(8)の上記術部(7)におけ る深さを f p とし、tox=l μ m、W L = 5 μ m、 ℓ D = 10 μm、入力限圧を500(V)として Xyをパラメータとしたときのℓ×と数大低界強 度との関係を求めると、第5回に示すような関係 が得られる。この図において、〇印はXy=5/m で上記N型エピタキシャル B(3)の表面部分と上記 Pt型型込み房(4)との扱合部分近傍における特性で、 ●印は上記N型エピタキシャル層(3)の上記機能(7) 晦惚面付近の特性である。同様に△印及び▲印は Xy=3μmの勘合の特性で、口印及び無印はXy

0.2

になり電界銀中による案子破壊が生じる恐れがな くなる。

次に、X y = 5 μm、tox = 1 μm、lr=12 μm、 ℓ D = 1 2 µ m 、 W L = 5 µ m として上記ペースな 極(9)に印加する世圧を変えていった場合の上記問 部(7) 倒躁付近の近界強度(△印)及び上紀接合部 分近傍の世界強度(○印)との関係を求めると第 7図のようになる。この図によると、印加世氏が 増加するに従って電界強度も増加していき、印加 在圧が約630Vで世界強度が路界性界強度の 270KV/cmになる。上述のように計算により 採出した理想耐圧は806Vであるのに対して、 従来のPNP型のバイポーラトランジスタでは約 1 5 0 V ( 1 9 % ) の耐圧しか得られないが、本 與施例に示す構造を用いれば約 6 3 0 V (78 € ) の耐圧を得ることができる。また、ペース覚極の 投さ(F. P. Length)が従来は、第3回を 見ても分かるとおり、約404m必要なのに対し、 本実施例では10μm根度でも十分効果も得るこ とができ、架子面似の粒小も図ることができる。

以上節注した実施例においては、NPNトランジスタを用いて説明してきたが、PNPトランジスタを用いても勿ろん同様の効果を得ることができる。

## (発明の効果)

本発明は以上説明してきたように、トレンチ アイソレーションの為の間の内部まで世極を形成 するようにしたことにより、素子問種を縫小し、 なおかつ計算により算出される理想附圧に近い耐 圧を得ることができる。

## 4. 図面の簡単な説明

第1図(a)は本発明の一楽協例を示す半導体設置の断間図、削別(b)はその平間図、第2図(a)~(f)は同報性の製造方法の一具体例を示す工想図、第3図はフィールドブレート構造を有する従来の半導体装置のド、ド、Length - 電界強度特性図、第4図は本発明の一架部例を示す半導体装置の要部は大図、第5図は同級性を用いた場合のもFー
世界強度特性図、第6図はその4D-電界強度特性図、

第8図(a) は従来のPNP型バイボーラトランジスタの断面図、同図(b) はフィールドプレート構造を有する従来の半退体製版の断面図である。

1 … 半湖 体 慈 板、

3 ··· N 型エピタキシャル 形、

4 ··· P 郵 類 込 み 層 、


5 . 7 … 裤部、

8…箍敲模、


9 …ベース拡張。


05


06





--435---




















第 8 図